Description du projet EINS


Objectifs

Cette Centrale de Navigation a deux objectifs principaux :

  • Restituer la trajectoire et les dynamiques du démonstrateur dans lequel elle est embarquée
  • Effectuer le contrôle automatique de mini-L3AR

L’objectif de cette année est d’intégrer la Centrale de Navigation dans plusieurs démonstrateurs de type fusée et mini-L3AR pour démontrer ses capacités et ses performances à la fois de restitution de trajectoire et de contrôle automatique. Ces expériences permettront de bien préparer les prochaines évolutions en tenant compte des contraintes du terrain et du retour des différentes équipes.

Description technique générale

La Centrale de Navigation ESIEESPACE se décompose en deux modules distincts :

  • Un module d’interface, réalisant les acquisitions des capteurs et communiquant avec l’environnement.
  • Un module de traitement, exécutant les algorithmes d’hybridation permettant de déterminer la trajectoire et la dynamique du démonstrateur

Le module d’interface

Le module d’interface dispose de plusieurs capteurs :

  • 3 accéléromètres
  • 3 gyromètres
  • 3 magnétomètres
  • 1 baro-altimètre
  • 1 sonde de Pitot
  • 1 GPS

Tous ces capteurs permettent de déterminer la trajectoire et la dynamique du démonstrateur à chaque instant. L’acquisition est réalisée par un FPGA, qui est une puce à logique programmable, permettant d’acquérir les données de ces capteurs en parallèle. Cette solution innovante permet d’améliorer les performances globales et faciliter l’ajout de nouveaux capteurs.

Le module de traitement

Le module de traitement est constitué d’une carte de développement pour le processeur OMAP3530 de Texas Instrument. Cette carte offre toute les interfaces nécessaires à notre architecture et facilite le développement.

Le processeur OMAP3530 dispose d’un cœur ARM Cortex A-8 à 600MHz offrant une puissance de calcul élevé propice à l’exécution des algorithmes d’hybridation nécessaires à l’élaboration des données de navigation de qualité. De plus l’OMAP3530 dispose d’un coprocesseur de type DSP permettant d’exécuter des algorithmes de traitement du signal (par ex de la vidéo), offrant un potentiel d’évolution important pour l’architecture.